Erinevus kombineeritud ja järjestikuse loogika vahel

Kombinatsiooniline vs järjestikune loogika

Digitaalelektroonika on kaasaegsete tehnoloogiliste edusammude alus. Digitaalseadmete loomisel kasutatakse Boole'i ​​loogika põhimõtteid. Boolean loogika, mis põhineb väljundite iseloomul, jaotatakse kombinatsiooniloogikaks ja järjestikuseks loogikaks. Igat tüüpi loogikat saab kasutada tänapäeval kasutatavate erinevate digitaalsete elementide rakendamiseks.

Kombinatsiooniloogika

Kombinatsiooniloogikas on väljund ainult olemasolevate sisendite funktsioon. Väljund ei sõltu eelmistest väljunditest; seetõttu kutsutakse seda mõnikord ajast sõltumatu loogika.

Binaarsete sisendsignaalide ja binaarandmete Boolean-toimingu teostamiseks kasutatakse kombineeritud loogikat. CPU aritmeetiline ja loogiline üksus teostab andmestringil kombineeritud toiminguid. Pooleliidendid, täislisandid, multiplekserid, demultiplekserid, dekoodrid ja kooderid on samuti ehitatud kombineeritud loogika põhjal.

Järjestikune loogika

Järjestikune loogika on Boole'i ​​loogika vorm, kus väljund on nii olemasolevate sisendite kui ka varasemate väljundite funktsioon. Enamasti juhitakse väljundsignaal uue sisendina vooluahelasse. Piiratud olekumasinate kavandamiseks ja ehitamiseks kasutatakse järjestikust loogikat. Järjestikuse loogika põhiline rakendamine on flip-flops. Plätud on loodud süsteemi oleku säilitamiseks, seetõttu peetakse neid põhiliseks mäluelemendiks.

Järjestikune loogika jaguneb sünkroonseks ja asünkroonseks loogikaks. Sisse sünkroonne loogika, loogikaoperatsiooni korratakse tsükliliselt tsükliliselt vooluahela igale klapile edastatava võnkesignaali kaudu. See signaal, mida sageli nimetatakse kellaimpulssiks, aktiveerib loogikaahela ühe operatsiooni jaoks.

Sünkroonse loogika peamine eelis on selle lihtsus. Sünkroonse loogika peamised puudused on piiratud saadaolev taktsagedus ja kellasignaali nõue iga klapi jaoks. Selle tagajärjel on sünkroonskeemide kiirused piiratud ja signaali jaotamisel igale flip-flop elemendile kulub energiat raiskamiseks.

Sisse asünkroonne loogika, kõik klapid ei ole samal tsüklil kellaga kinnitatud. Pigem kontrollitakse iga üksikut klappi põhisignaali kaudu või mõne teise klappide väljundi kaudu. Seetõttu on asünkroonsete loogikalülituste kiirused palju suuremad kui sünkroonsed ahelad. Isegi kui asünkroonne loogika on tõhus, on neid kahe signaali kattumise korral keeruline kavandada ja rakendada ning need tekitavad probleeme.

Mis vahe on kombineeritud ja järjestikuse loogika vahel??

• Kombinatsiooniloogika kasutab väljundi määramiseks ainult olemasolevaid sisendeid, järjestikune loogika kasutab praeguse sisendi määramiseks nii olemasolevaid sisendeid kui ka eelnevaid väljundeid.

• Boolean-põhioperatsioonide rakendamiseks kasutatakse kombineeritud loogikat, mäluelementide loomiseks aga järjestikust loogikat.

• Järjestikune loogika kasutab tagasisidet väljundist sisenditeni, samas kui kombineeritud loogika ei vaja tagasisidet.